据外媒报导，三星3nm制程流片进度是与新思科技（Synopsys）互助，加速为GAA 架构的生产流程供应高度优化参考方法。由于三星基于GAA技能的3nm制程不同于台积电FinFET架构的3nm制程，以是三星须要新的设计和认证工具，故而采取了新思科技的Fusion Design Platform。
针对三星3nm GAA制程技能的物理设计套件（PDK）已在2019 年5 月揭橥，并2020 年通过制程技能认证。估量此流程使三星3nm GAA 构造制程技能可用于高性能打算（HPC）、5G、移动和高端人工智能（AI）运用芯片生产。
三星代工设计技能团队副总裁Sangyun Kim 表示，三星代工技能是推动下一阶段家当创新的核心。三星将藉由不断发展技能制程，知足专业和广泛市场增长的需求。三星电子最新且前辈的3nm GAA 制程技能，沾恩于与新思科技互助，Fusion Design Platform 加速准备，有效达成3nm制程技能承诺，证明关键同盟的主要性和优点。
新思科技数位设计部总经理Shankar Krishnamoorthy 也表示，GAA 晶体管构造象征着制程技能进步的关键转换点，对保持下一波超大规模创新所需的策略至关主要。新思科技与三星计策互助支持供应一流技能和解决方案，确保发展趋势延续，以及为半导体家当供应机会。
传统的平面晶体管（Planar FET）通过降落电压来节省功耗，然而，平面晶体管的短沟道效应限定了电压的连续降落，而FinFET（鳍式场效应晶体管）的涌现使得电压得以再次降落，但随着工艺的连续推进，FinFET已经不敷以知足需求。于是，GAA（Gate-all-around，环抱栅极）技能应运而生。
如下图，范例的GAA形式——GAAFET是（Gate-all-around FETs）采取的是纳米线沟道设计，沟道全体外轮廓都被栅极完备包裹，代表栅极对沟道的掌握性更好。比较之下，传统的FinFET 沟道仅3 面被栅极包围。GAAFET 架构的晶体管供应比FinFET 更好的静电特性，可知足某些栅极宽度的需求。这紧张表现在同等尺寸构造下，GAA 的沟道掌握能力强化，尺寸可以进一步微缩。
不过，三星认为采取纳米线沟道设计不仅繁芜，且付出的本钱可能也大于收益。因此，三星设计了一种全新的GAA形式——MBCFET（Multi-Bridge-Channel FET，多桥-通道场效应管），采取多层堆叠的纳米片来替代GAAFET中的纳米线。这种纳米片设计已被研究机构IMEC当作FinFET 架构后续产品进行大量研究，并由IBM 与三星和格罗方德互助发展。
三星表示，MBCFET可以在保留所有GAAFET优点的情形下，最小化繁芜度。同时，MBCFET的设计可以兼容之前的FinFET技能，可以直接将为FinFET的设计迁移到MBCFET上，在不提升面积的情形下，提升性能。
此外，在制造环节，此技能也具高度可制造性，由于其利用约90% FinFET 制造技能与设备，只需少量修正的光罩即可。
三星称，MBCFET出色的栅极可控性，比三星原来FinFET 技能赶过了31%，且纳米片通道宽度可直接图像化改变，设计更有灵巧性。
三星的3nm GAA（MBCFET）工艺分为3GAAE / GAAP (3nm Gate- AlI-Around Early/Plus)两个阶段。按照三星的说法，与5nm工艺比较，3nm GAA技能的逻辑面积效率提高了35%以上，功耗降落了50%，性能提高了约30%。
随着这次三星3nm GAA制程的成功流片，则意味着间隔三星3nm GAA工艺的量产又近了一步。根据三星此前的估量，可能会在2022年量产。
对付台积电来说，其在3nm制程上依然采取了FinFET技能，等到2nm节点才会采取GAA技能，路线该当是纳米线沟道设计的GAAFET架构。目前台积电正在进行前辈材料和晶体管构造的预研。
其余，台积电还加强先导性研发事情，重点放在2nm以外节点，以及3D晶体管、新影象体、low-R interconnect 等领域，有望为许多技能平台奠定生产根本。台积电还在扩大Fab 12 的研发能力，目前Fab 12 正在研究开拓N3、N2 乃至更高阶制程节点。
编辑：芯智讯-浪客剑